This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

(II)公開特許公報 (A) (II)特斯出國公開番号

特開平9-8207

(43)公開日 平成9年(1997)1月10日


51) (ni. Cl. *	监别记号	庁內整理委号	F !	技術表示國際
HOIL 23/50			HOIL 23/50	R
21/60	301		21/60	א 100
23/28			13/11	Å
			老室請求 :	未顕求 請求項の数6 FD (全)5頁
(21) 出租委号	特別平7-176	898	(71) 出題人	000002897
_	•			大日本印刷株式会社
(22) 出額日	平成7年(199	5) 6月21日		東京都新宿区市谷加賀町一丁目1番1号
			(72) 発明者	山田 洋一
			· ·	東京都新宿区市谷加賀町一丁目1番1号
			[大日本印刷株式会社内
			(12) 発明者	佐々木 賢
				東京都新宿区市谷加賀町一丁目1番1号
				大日本印刷株式会社内
			(74)代理人	
			(74) 代理人	東京都新宿区市谷即共引 大日本印刷株式会社内 井理士 小西 淳美

(54) 【発明の名称】樹脂對止型半導体装置

(57) (豆約)

(自的) リードフレームを用いた樹脂対止型半導体装 屋であって、多端子化に対応できて実装性の良いものを 提供する。

【構成】 2 段エッチング加工によりインナーリード部 の厚さがリードフレーム素材の厚さよりも薄肉に外形加 工されたリードフレームを用い、且つ、外形寸法をほぼ 半導体素子に合わせた、封止用樹脂により樹脂封止した CSP (ChipSize Package) 型の半導 体装位であって、前記リードフレームは、暴肉のインナ ーリード部と、該インナーリード部に対し、インナーリ ード部の外部側の雑部においてインナーリードに直火す る方向で、半導体素子搭載網と反対側に一体的に連結し た、外部回路と接続するための蝶子柱を有するもので、 護瑋子伝の外部側の面に半田等からなる遠子邸を設け. 第子忌を封止用樹脂部から突出させている。



【特許請求の範囲】

【緯求項1】 2段エッテング加工によりインナーリー ドの厚さがリードフレーム素材の厚さよりも薄肉に弁形 加工されたリードフレームを用い、外形寸法をほぼ半導 体系子に合わせて封止用数据により機能封止したCSP (ChipSize Package)型の半導体装置 であって、前記リードフレームは、リードフレーム素材 よりも運内のインナーリードと、数インナーリードに一 体的に連結したリードフレーム素材と同じ厚さの外部回 路と接続するための柱状の端子柱とを有し、且つ、端子 10 ブモ介してインナーリード部に搭載され、半導体数子と 柱はインナーリードの外部側においてインナーリードに 対して厚み方向に直交し、かつ半導体素子搭載側と反対 例に設けられており、端子柱の先編面に半田等からなる 、端子部を設け、端子部を封止用樹脂部から展出させ、端。 子柱の外部側の側面を封止用御脂感から属出させてお り、半導体素子は、半導体素子の電極部を有する面に て、インナーリード部に絶縁接着材を介して搭載されて おり、半導体素子の電極部はインナーリード間に設けら れ、半導体素子搭載側とは反対側のインナーリード先端 面とワイヤにて電気的に結論されていることを特徴とす。20 体的に連結したリードフレーム素材と同じ厚さの外部回 る樹脂封止型半導体装備。

【請求項2】 2段エッチング加工によりインナーリー ドの厚さがリードフレーム素材の厚さよりも毎肉に外形 加工されたリードフレームを用い、外形寸法をほぼ半導 体表子に合わせて封止用樹脂により樹脂封止したCSP (ChipSize Package)型の半導体装置 であって、前記リードフレームは、リードフレーム素材 よりも存肉のインナーリードと、該インナーリードに一 体的に連結したリードフレーム素材と同じ厚さの外盤回 路と接続するための住状の架子柱とを有し、且つ、端子 30 装置。 柱はインナーリードの外部側においてインナーリードに 対して厚み方向に直交し、かつ半導体系子搭載側と反対 側に設けられており、端子柱の先端の一部を封止用樹脂 部から貸出させて端子部とし、端子柱の外部側の側面を 封止用樹脂部から尋出させており、半導体素子は、半導 体素子の電極部を有する面にて、インナーリード部に絶 権限者材を介して搭載されており、半導体素子の電極部 はインナーリード間に設けられ、半導体素子搭載倒とは 反対側のインナーリード先導面とワイヤにて電気的に結 辞されていることを特徴とする樹脂封止型半導体装置。 (技术項3) 請求項1ないし2において、リートノレ ームはダイバッドを有しており、半導体素子はその電極 邸をインナーリード部とダイバッド部との間に設けてい ることを特徴とする樹脂財企型半導体装置。

【請求項4】 2段エッチング加工によりインナーリー ドの母さがリードフレーム素材の厚さよりも薄肉に外形 加工されたリードフレームを用い、外形寸法をほぼ半導 体素子に合わせて封止用樹脂により樹脂封止したCSP (ChipSize Package)型の半導体装置 であって、前記リードフレームは、リードフレーム素材 SO 半導体素子1120を搭載するダイパッド部1111や

よりも産肉のインナーリードと、女インナーリードに一 体的に運結したリードフレーム素材と同じ厚さの外部回 路と後間すっための柱状の端子柱とを有し、且つ、電子 柱にインナーリードの外部側においてインナーリードに 対して厚み方向に直交し、かつ半導体素子搭載側と反対 例に設けられており、 婦子柱の先端面に半田等からなる 桌子部を設け、電子部を封止用附紹節から奪出させ、端 子柱の外部側の側面を封止用樹脂部から露出させてお り、半導体素子は、半導体素子の一面に設けられたパン インナーリード部とが電気的に接続していることを特徴 とする樹脂封止型半導体装置。

【精求項5】 2段エッチング加工によりインナーリー ドの厚さがリードフレーム素材の厚さよりも薄肉に外形 加工されたリードフレームを用い、外形寸法をほぼ半遅 体素子に合わせて封止用樹脂により樹脂封止したCSP (ChipSize Package)型の半導体装置 であって、前記リードフレームは、リードフレーム無材 よりも育肉のインナーリードと、はインナーリードに一 路と接続するための往状の架子柱とを有し、且つ、端子 在はインナーリードの外部側においてインナーリードに 対して厚み方向に正交し、かつ半導体素子搭載例と反対 側に載けられており、第子柱の先端の一部を封止用樹脂 部から貫出させて端子部とし、端子柱の外部側の側面を 封止用樹脂部から露出させており、半導体素子は、半導 体素子の一面に設けられたパンプを介してインナーリー ド部に搭載され、半導体素子とインナーリード部とが電 気的に技味していることを特徴とする樹脂封止型半導体

【請求項6】 請求項1ないし5において、インナーリ ードは、断面形状が結方形で第1面、第2面、第3面、 第4面の4面を有しており、かつ第1面はリードフレー ム素材と同じ厚さの他の部分の一方の面と同一平面上に あって第2面に向き合っており、第3面、第4面はイン ナーリードの内側に向かって凹んだ形状に形成されてい ることを特徴とする機能封止型半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の多端子化 に対応でき、且つ、実装性の良い小型化が可能な甾醇封 止型半導体装置に関するもので、特に、エッチング加工 により、インナーリード部をリードフレーム素材の厚さ よりも薄肉に外形加工したリードフレームを用いた樹脂 封止型半導体装置に関する。

(0002)

【従来の技術】従来より用いられている樹摺封止型の半 埓体装置(ブラスチックリードフレームパッケージ) は、一般に図11(a)に示されるような構造であり、

勝国の回路との電気的接続を行うためのアウター"、" 部1113、アウターリード部1113に一体となった インナーリード部1112、 5インナーリード部111 2の元端部と半導体素子1120の電極パッド1121 とを意気的に接続するためのワイヤ1130、半導体系 子1120を封止して外界からの応力、 汚染から守る樹 招1140年からなっており、半導体素子1120をリ ードフレームのダイバッド1111部等に搭載した後 に、樹脂1140により封止してパッケージとしたもの で、半導体素子1120の電極パッド1121に対応で、10 きる数のインナーリード1112を必要とするものであ る。そして、このような樹脂對止型の半導体装置の組立 部材として用いられる(単層)リードフレームは、一般 には図11 (b) に示すような構造のもので、半導体素 子を搭載するためのダイバッド1111と、ダイバッド 1 1 1 1 の周囲に設けられた半導体帯子と結束するため のインナーリード1112、 はインナーリード1112 に運統して外部回路との結構を行うためのアウターリー ド1113、樹脂封止する際のダムとなるダムパー11 14、リードフレーム1110全体を支持する"'-' (枠) 郎1115年を備えており、通常、コパール、4 2 合金(4 2 %ニッケルー鉄合金)、網系合金のような 導電性に使れた会属を用い、プレス法もしくはエッチン グ法により形成されていた.

【0003】 このようなリードフレームを利用した樹脂 封止型の半導体装置(プラスチックリードフレームバッ ケージ)においても、電子提辞の軽薄短小化の野流と半 導体票子の高集技化に伴い、小型再型化かつ電極端子の 増大化が顕著で、その結果、樹脂封止型半導体装置、特 にQFP (Quad Flat Package) 及び 10 が限度とされていた。 TQFP (Thin Quad Flat Packa ge)等では、リードの多ピン化が著しくなってきた。 上記の半導体装置に用いられるリードフレームは、莨細 なものはフオトリソグラフイー技術を用いたエッチング 加工方法により作裂され、微細でないものはプレスによ る加工方法による作製されるのが一般的であったが、こ のような半導体装置の多ピン化に伴い、リードフレーム においても、インナーリード部先輩の微細化が進み、当 初は、微斑なものに対しては、プレスによる打ちだき切 工によらず、リードフレーム部材の板厚が 0.25 mm 40 程度のものを用い、エッチング加工で対応してきた。こ のエッチング加工方法の工程について以下、図10に基 づいて簡単に述べておく。先ず、概含金もしくは42% ニッケルー鉄台金からなる厚さ 0、 2 5 mm程度の薄板 (リードフレーム素材1010)を十分洗浄(図10 (a)) した後、重クロム監カリウムを感光剤とした水 俗性カゼインレジスト等のフオトレジスト1020を故 薄板の蕎麦面に均一に生布する。 ((図10(b)) 次いで、所定のパターンが形成されたマスクを介して高

感光性レジストを現像して(図10(c))、 レジスト パターン1030を形成し、種類処理、洗浄処理等を必 要に応じて行い、塩化第二鉄水路液を主たる成分とする エッチング低にて、スプレイにて訪神板(リードフレー ム素材1010)に吹き付け所定の寸法形状にエッテン グし、食通させる。 (図10 (d))

次いで、レジスト原を制度処理し(図)O(e))、 洗 神後、所望のリードフレームを得て、エッチング加工工 程を終了する。このように、エッチング加工等によって 作耍されたリードフレームは、更に、所定のエリアに登 メッキ等が施される。次いで、洗浄、乾燥等の処理を経 て、インナーリード部を固定用の技者剤付きポリイミド テープにてテービング処理したり、必要に応じて所定の 量タプ吊りパーを曲げ加工し、ダイバッド邸をダウンセ ットする処理を行う。しかし、エッチング加工方法にお .いては、エッチング欲による霜蝕は彼加工板の坂序方向 の他に抵償(面)方向にも進むため、その裁細化加工に も限度があるのが一般的で、図10に示すように、リー ドフレーム素材の両面からエッチングするため、ライン 20 アンドスペース形状の場合、ライン間隔の加工限度幅 は、板厚の50~100%程度と言われている。又、リ ードフレームの後工程等のアウターリードの強度を考え た場合、一般的には、その抵岸は約0. 12.5 mm以上 必要とされている。この為、図10に示すようなエッチ ング加工方法の場合、リードフレームの板厚を0.15 $mm\sim0$. 125mm程度まで輝くすることにより、ワイヤポンディングのための必要な平坦幅70~80種保 し、0、165mmピッチ程度の発細なインナーリード 邸先端のエッチングによる加工を達成してきたが、 これ

【0004】しかしながら、近年、樹龍封止型半導体装 屋は、小パッケージでは、老板袋子であるインナーリー ドのピッチが0.165mmピッチを経て、既に0.1 5~0.13mmピッチまでの狭ピッチ化要求がでてき た事と、エッチング加工において、リード郎材の板厚を 詳した場合には、アセンブリエ役や実装工程といった後 工程におけるアウターリードの往復確保が難しいという 点から、単にリード部材の板厚を薄くしてエッチング加 工を行う方法にも限界が出てきた。

【0005】これに対応する方法として、アウターリー ドの独皮を確保したまま命紀化を行う方法で、インナー リード部分をハーフエッチングもしくはプレスにより禪 くしてエッチング加工を行う方法が提案されている。し かし、プレスにより得くしてエッチング加工をおこなう 場合には、後工程においての検皮が不足する(例えば、 めっきエリアの平段性)、ポンデイング、モールデイン グ時のクランプに必要なインナーリードの平均性、寸圧 精度が発促されない、製版を2度行なわなければならな い等製造工程が複雑になる、等問題点が多くある。そし 圧水銀灯でレジスト部を腐光した後、所定の現像液で25 S0 で、インナーリード部分をハーフェッチングにより薄く

してエッチング加工を行う方法の場合にも、製版を立成 行なわなければならず、製造工程が複雑になるという問 題があり、いずれも実用化には、未だ至っていないのが 別状である.

(0006)

【発明が解佚しようとする課題】一方、電子機器の軽薄 短小化の時辰に伴い、半導体パッケージにおいても、小 型で実装性が良いものが求められるようになってきて、 外形寸法をほぼ半導体素子に合わせて、對止用樹脂によ り樹脂封止したCSP (Chip Size Pack 10 age)と言われるパッケージが提案されるようになっ てきだ。CSPを使う思恵を以下に簡単に述べる。 の第一にピン数が同じなら、QFP (Quad Fla t Package) PBGA (Ball Grid Airay)に比べ実装面積を格段に小さくできる。 の第二に、パッケージ寸法が同じならQFPやBGAよ りもピン数を多くとれる。QFPについては、パッケー ジや基版の反りを考えると、実用的にを使える寸法は最 大40mm角であり、アウターリードピッチが0.5m mピッチのQFPでは304ピンが限界となる。さらに 20 ピン数を増やすためには、0、4mmピッチや0、3m mピッチが必要となるが、この場合には、ユーザが量産 性の高い実装(一括リフロー・ハンダ付け)を行うのが 靴しくなってくる。一般にはQFPの製造に関してはア ウターリードピッチが0. 3mmピッチ以下ではコスト を上げずに量度するのは困難と言われている。BGA は、上記QFPの限界を打破するものとし住目を集め始 めたもので、外部端子を二次元アレイ状にし、外部端子 ビッチを広げることで実装の負担を軽減しようとするも のである。BGAの場合、外部帽子が300ピンを超え 30 素材よりも得肉のインナーリードと、塩インナーリード る領域でも、従来通りの一括リフロー・ハンダ付けはで きるが、30mm~40mm角になると、品度サイクル によって外部端子のハンダ・バンブにクラックが入るた め、600ピン~700ピン、最大でも1000ピンが 実用の限界と一般には含われている。外部減子をバッケ ージ裏面に二次元アレイに設けたCSPの場合には、B GAのコンセプトを引起ぎ、且つ、アレイ状の端子ピッ チを増やすことが可能となる。また、BGA同様、一括 リフロー・ハンダ付けが可能である。

◎第三に、QFPやBGAに比べるとパッケージ内部の 40 配線長が短かくなるため、寄生容量が小さくなり伝報連 延時間が延くなる。LSIクロック周波数が100MH zを超えるようになると、QFPではパッケージ内の伝 厳が問題になってしまう。内邸配験長を短かくしたCS Pの方が右利である。しかしながら、CSPは実装面で は使れるものの、多端子化に対しては、端子のピッチを さらに挟めることが必要で、この面での限界がある。本 発明は、このような状況のもと、リードフレームを用い た明脳対止型半導体装置において、多端子化に対応で き、且つ、一層の小型化に対応できる半導体装置を提供 50 フレームを用い、外形寸法をほぼ半導体素子に合わせて

しようとするものである.

[0007]

【課題を解決するための手段】本発明の樹脂封止型半導 体装蔵は、2段エッチング加工によりインナーリードの 厚さがリードフレーム素材の厚さよりも静肉に外形加工 されたリードフレームを用い、外形寸法をほぼ半導体素 子に台わせて対止用樹脂により樹脂封止したCSP(C hip Size Package)型の半導体装置で あって、前記リードフレームは、リードフレーム来材よ りも疎向のインナーリードと、芸インナーリードに一体 的に連結したリードフレーム素材と同じ厚さの外部回路 と接続するための柱状の端子柱とを有し、且つ、端子柱 はインナーリードの外部側においてインナーリードに対 して厚み方向に直交し、かつ半導体素子搭載例と反対側 に設けられており、菓子柱の先端面に半田等からなる鶏 子郎を設け、端子郎を封止用樹脂部から露出させ、端子 柱の外部側の側面を對止用樹脂部から露出させており、 半導体数子は、半導体素子の遺産の(バッド)を有する 面にて、インナーリード部に絶縁接着材を介して搭載さ れており、半導体素子の竜極節(パッド)はインナーリ ード間に設けられ、半導体素子搭載側とは反対側のイン ナーリード先端面とワイヤにて電気的に結束されている ことを特徴とするものである。また、本発明の樹脂対止 型半導体装置は、2段エッチング加工によりインナーリ ードの厚さがリードフレーム素材の厚さよりも再肉に外 形加工されたリードフレームを用い、外形寸法をほぼ半 再体素子に合わせて封止用樹脂により樹脂封止したCS P(Chip Size Package)型の半導体 装置であって、粒記リードフレームは、リードフレーム に一体的に運結したリードフレーム素材と同じ厚さの外 邸回路と接続するための世状の端子柱とを有し、且つ。 雄子柱はインナーリードの外部側においてインナーリー ドに対して厚み方向に直交し、かつ半導体素子搭載側と 反対側に設けられており、端子柱の先端の一部を封止用 樹脂部から露出させて端子部とし、端子柱の外部側の側 面を封止用樹脂部から露出させており、半導体兼子は、 半森体素子の電低部(パッド)を有する面にて、インナ ーリード部に絶縁接着材を介して搭載されており、半導 体素子の電極部(パッド)はインナーリード間に設けら れ、半導体素子搭載倒とは反対側のインナーリード先端 面とワイヤにて電気的に結果されていることを特徴とす るものである。そして上記において、鉄求項1ないし2 において、リードフレームはダイバッドを有しており、 半導体素子はその電極郎(パッド)をインナーリード部 とダイパッド部との間に設けていることを特徴とするも のである。また、本発明の樹脂封止型半導体装置は、 2 段エッチング加工によりインナーリードの厚さがリード フレーム素材の厚さよりも薄肉に外形加工されたリード

封止用樹脂により樹脂封止したCSP (Chip o) ze Package)型の半導体装置であって、前記 リードフレームは、リードフレーム票材よりも幕内のイ ンナーリードと、拡インナーリードに一体的に連結した リードフレーム素材と同じ厚さの外部回路と接続するた めの柱状の端子柱とを有し、且つ、端子柱はインナーリ ードの外部側においてインナーリードに対して厚み方向 に直交し、かつ半導体素子搭載側と反対側に設けられて おり、弟子住の先韓面に半田等からなる韓子郡を設け、 端子部を封止用附肩部から糞出させ、端子柱の外部側の 10 側面を封止用樹脂部から露出させており、半導体素子 は、半導体素子の一面に設けられたパンプを介してイン ナーリード部に搭載され、半導体素子とインナーリード 部とが意気的に接続していることを特徴とするものであ る。また、本発明の樹脂封止型半導体装置は、2段エッ チング加工によりインナーリードの厚さがリードフレー ム素材の厚さよりも再肉に外形加工されたリードフレー なを用い、外形寸法をほぼ半導体素子に合わせて對止用 樹脂により樹脂封止したCSP(Chip Size Package)型の半導体装置であって、前に・・・ 20 置としていることにより、小型化して作数することを可 フレームは、リードフレーム素材よりも薄肉のインナー リードと、抜インナーリードに一体的に運結したリード フレーム素材と同じ厚さの外部回路と接続するための柱 状の端子柱とを有し、且つ、端子柱はインナーリードの 外部側においてインナーリードに対して厚み方向に直交 し、かつ半導体素子搭載側と反対側に設けられており、 **紹子住の先端の一郎を封止用樹脂部から露出させて端子** 節とし、端子柱の外部側の側面を封止用樹脂部から露出 させており、半導体素子は、半導体素子の一面に設けら れたパンプを介してインナーリード邸に搭載され、半導 30 体素子とインナーリード部とが電気的に接続しているこ とを特敵とするものである。そして上記において、イン ナーリードは、断面形状が略方形で第1面、第2面、第 3面、第4面の4面を有しており、かつ第1面はリード フレーム無材と同じ厚さの他の部分の一方の面と同一平 面上にあって第2面に向き合っており、第3面、第4面 はインナーリードの内側に向かって凹んだ形状に形成さ れていることを特徴とするものである。尚、ここでは、 CSP (Chip Size Package, 2007 導体装置とは、半導体素子の厚み方向を除いた、X. Y (0) 方向の外形寸法にほぼ近い形で對止用樹脂により樹脂封 止した半導体装置の総称を言っており、本発明の半導体 袋屋は、その中でもリードフレームを用いたものであ る。また、上記において、選子柱の先韓面に半田等から なる端子部を設け、端子部を封止用樹脂部から露出させ る場合、半田等からなる獅子部は財止用船駅部から突出 したものが一般的であるが、必ずしも突出する必要はな い。また、必要に応じて、封止用樹脂部から貸出された 端子柱の外部側の側面部分を接着材等を介して保護やで 茂っても良い。

[0008]

【作用】 本発明の樹脂封止型半導体装置は、上記のよう に構成することにより、リードフレームを用いた樹脂封 止型半導体装置において、多端子化に対応でき、且つ、 実装性の良い小型の半導体装置の提供を可能とするもの であり、向時に、従来の囚!1 (b) に示す単層リード フレームを用いた場合のように、ダムパーのプレスによ る除去工程や、アウターリードのフォーミング工程を必 要としないため、これらの工程に起因して発生していた アウターリードのスキューの問題やアウターリードの平 坦性(コープラナリティー)の問題を全く無くすことが できる半導体装置の提供を可能とするものである。群し くは、2段エッチング加工によりインナーリード部の厚 さが素材の厚さよりも薄肉に外形加工された。即ち、イ ンナーリードを敬雄に加工された多ピンのリードフレー ムを用いているたとにより、半導体装置の多線子化に対 応できるものとしており、且つ、外形寸法をほぼ半導体 票子に合わせて、封止用樹足により樹露封止したCSP (Chip Size Package)型の半導体装 能としている。更に、後述する、図8に示す2段エッン チングにより作製された、インナーリードは、断面形状 が結方形で第1面、第2面、第3面、第4面の4面を有 しており、かつ第1面はリードフレーム素材と同じ厚さ の他の部分の一方の面と同一平面上にあって第2面に向 き合っており、第3面、第4面はインナーリードの内側 に向かって凹んだ形状に形成されていることにより、イ ンナーリード部の第2面は平坦性を確保でき、ワイヤボ ンデイング性の良いものとしている。また第1面も平坦 面で、第3面、第4面はインナーリード側に凹状である ためインナーリード部は、安定しており、且つ、ワイヤ ポンデイングの平坦幅を広くとれる。

【0009】また、本発明の樹脂封止型半導体装置は、 半導体素子が、半導体素子の一面に設けられたパンプを 介してインナーリード部に搭載され、半導体素子とイン ナーリード部とが電気的に接続していることにより、ク イヤポンデイングの必要がなく、一括したポンデイング を可能としている.

(0010)

【実施例】本発明の樹脂封止型半導体装置の実施例を図 にそって投明する。先ず、実施例1を図1に示し、説明 する。 図 1 (a) は実施例 1 の樹脂封止型半導体装置の 断面図であり、図ĺ(b) (イ)は図l(a)のAl-A2におけるインナーリード部の新面図で、図1(b) (ロ) は図1 (a) のB1-B2における端子住邸の断 面図である。図1中、100は半導体装置、110は半 選体票子、111は毛板郎(パッド)、120はワイ ヤ、130はリードフレーム、131はインナーリー F. 131Aaは第1面、131Abは第2面、131 50 Acは第3面、131Adは第4面、133は双子柱、

133 Aは降子配、133 Bは側面、140は対止用樹 帽、150は絶縁接着材、160は補強用テープある。 本実施例1の開船封止型半導体装置においては、半速体 素子110は、単導体素子の電極部(バッド)111般 の面で発極部(ハッド)111がインナーリード間に収 まるようにして、インナーリード131に絶縁接着材1 50を介して搭載固定されている。そして、電信部11 1は、ワイヤ120にて、インナーリード邸131の先 端の第2面131Abと電気的に結構されている。本実 施例1の半導体装置100と外部回路との電気的な接続 10 導体素子110の電極部111側面を図5で下にして、 は、端子住133先編節に設けられた半球状の半田から なる端子部133Aを介してプリント基板等へ搭載され ることにより行われる。実施例1の半導体装置100に ・使用のリードフレーム130は、42%ニッケルー鉄合 金を牽材としたもので、そして、図6 (a) に示すよう な形状をしたエッチングにより外形加工されたリードフ レームを用いたものである。端子往133色の部分より 再内に形成されたインナーリード131をもつ。 ダムバ 一136は樹脂封止する際のダムとなる。尚、図6

(a) に示すような形状をしたエッチングにより外形加 20 工されたリードフレームを、本実施例においては用いた が、インナーリード部131と端子柱師133以外は6 最終的に不要なものであるから、特にこの形状に限定は されない。インナーリード部131の厚さしは40μ m、インナーリード部131以外の厚さ t。は0、15 mmでリードフレーム業材の抜厚のままである。また、 インナーリードピッチはO. 12mmと狭いピッテで、 半導体装置の多端子化に対応できるものとしている。イ ンナーリード部131の第2面131Abは平坦状でワ 31Ac、第4面131Adはインナーリード側へ凹ん だ形状をしており、第2ワイヤポンディング面を挟くし ても強度的に強いものとしている。尚、図6 (b) は図 6 (a) のC1-C2における断面を示している。補強 用テーブ160はインナーリード邸にヨレが発生しない ように商定しておくものである。尚、インナーリードの 長さが短かい場合には直接図6(a)に示す形状のリー ドフレームをエッチング加工にして作製し、これに後述 する方法により半導体素子を搭載して樹脂封止できる が、インナーリードが長く、インナーリードにヨレを生 40 レームの製造方法を以下、図にそって説明する。図8 じ易い場合には直接図6 (a) に示す形状にエッチング 加工することは出来ないため、図6 (c) (イ) に示す ようにインナーリード先端部を運結部131Bにて固定 した状態にエッチング加工した後、インナーリード13 1 邸を捕独テープ160で固定し(図6(c)

(ロ))、次いでプレスにて、半導体装置作製の祭には 不要の連結部131Bを除去し、この状態で半導体無子 を搭載して半導体装置を作製する。(図6(c) (N)

インを示している.

【0011】次に本実施的1の樹脂封止型半導体装置の 製造方法を図りに基づいて簡単に説明する。先ず、後述 するエッチング加工にて作数され、不要の部分をカッテ イング処理等で除去されたものを、インサーリート先端 試算肉部が図5で上になるようにして用意した。 向、イ ンナーリード131部の長さが長い場合には、必要に応 じて、インナーリードの先端部がポリイミドテープによ りテーピング固定されているものを用意する。次いで半 インナーリード131間に納め、結及接着材150を介 してインナーリード131に搭載固定した。(図5 (a))

半導体素子110モリードフレーム130に接着固定し た後、リードフレーム側130を半導体の上にして、半 導体素子110の電極部111とインナーリード部13 1の先端部とをワイヤ120にてポンデイング接続し た。(E:5 (b))

次いで、通常の対止用樹脂140で樹脂封止を行った。 (**Ø**5 (c))

樹脂による封止は所定の型を用いて行うが、半導体素子 110のサイズで、且つ、リードフレームの端子柱の外 側の面が若干樹脂から外部へ突出した状態で封止した。 次いで、不要なリードフレーム130の封止用樹脂14 0面から突出している部分をプレスにて切断し、端子柱 133を形成するとともに囃子住133の側面133B **も形成した、(図5(d))**

この時、切断されるリードフレームのラインには、切断 がし島いように、切り欠きを設けておくと良い。特に、 イヤボンデイィングし易い形状となっており、第3面1 10 これらの切り欠きはエッチング時に、併せて加工してお けば手間が省ける、図6に示すリードフレーム110の ダムパー136、フレーム邸137年が除去される。こ の後、リードフレームの第子柱の外側の面に半田からな る雄子部133Aを作型して半導体装置を作製した。 (835 (e))

> この半田からなる雑子郎133Aは外部回路基板と接続 する際に、接続し易いように益けてあるが特に設けなく ても良い。

【0012】本発明の半導体装置に用いられるリードフ は、本実施例1の樹脂對止型半導体装置に用いられたり ードフレームの製造方法を設明するための、インナーリ ード先端郎を含む要部における各工程新面図であり、こ こで作製されるリードフレームを示す平面図である図 6 (a) のD1-D2郎の断面部における製造工程図であ る。図8中、810はリードフレーム課材、820A。 820Bはレジストパターン、830は第一の隣口部、 840は第二の隣口部、850は第一の凹部、860は 第二の凹部、870は平均伏面、880はエッチング版 図 6 (c) (ロ) 中 E 1 - E 2 はブレスにて切断するラー50 抗層、 l 3 l A はインナーリード先類部、 l 3 l A b は

インナーリードの第2面を示す。先ず、42~~…~… - 鉄合金からなり、厚みが O. 15mmのリードフレー ム果材810の両面に、夏クロム能力リウムを感光剤と した水戸性カゼインレジストを塗布した後、所定のパタ ーン版を用いて、所定形状の第一の開口邸830、第二 の開口部840をもつレジストパターン820A.82 0 Bを形成した。 (図 8 (a))

第一の関ロ部830は、後のエッチング加工においてリ ードフレーム素材810をこの関ロ部からベタ状にリー ジストの第二の関ロ部840は、インナーリード先端部 の形状を形成するためのものである。第一の開口部83 0は、少なくともリードフレーム810のンナーリード 先端部形成領域を含むが、後工程において、テーピング の工程や、リードフレームを固定するクランプ工程で、 ベタ状に腐蝕され部分的に薄くなった部分との餃差が邪 戻になる場合があるので、エッチングを行うエリアはイ ンナーリード先端の数細加工部分だけにせず大きめにと る必要がある。次いで、液塩57°C、比重48ポーメ m' にて、レジストパターンが形成されたリードフレー ム素材810の両面をエッチングし、ペタ状(平坦状) に腐蝕された第一の凹盤850の探されがリードフレー ム部材の約2/3程度に選した時点でエッチングを止め た. (図8(b))

上記第1回目のエッチングにおいては、リードフレーム 素材 8 1 0 の両面から同時にエッチングを行ったが、必 ずしも両面から同時にエッチングする必要はない。少な くとも、インナーリード先端部形状を形成するための、 所定形状の関ロ邸をもつレジストパターン820Bが形 J0 成された面倒から腐蝕液によるエッチング加工を行い、 腐蝕されたインナーリード先端部形成領域において、所 定量エッチング加工し止めることができれば良い。本実 施例のように、第1回目のエッチングにおいてリードフ レーム素材810の両面から同時にエッチングする理由 は、両面からエッチングすることにより、後述する第2 回目のエッチング時間を短縮するためで、レジストパタ ーン820B側からのみの片面エッチングの場合と比 べ、第1回目エッチングと第2回目エッチングのトータ 密蝕された第一の凹部850にエッチング抵抗層880 としての耐エッチング性のあるホットメルト型ワックス (ザ・インクテエック社製の数ワックス、型番MRーW B6)を、ダイコータを用いて、生布し、ベタ状(平坦 状) に羅鮭された第一の凹部850に埋め込んだ。レジ ストパターン820B上も該エッチング抵抗層880に 生布された状態とした。(図8 (c))

エッチング低広層880そ、レジストパターン820B 上全面に生布する必要はないが、第一の凹部850を含 む一部にのみ整布することは良し為に、図8(c)に示 50 リードの長さが終かい場合等、製造工程でインナーリー

すように、第一の凹部850とともに、第一の隣口部8 30側全面にエッチング低抗層880を塗布した。 本実 紙例で使用したエッチング抵抗層 8 8 0 は、アルカリ応 解型のワックスであるが、基本的にエッチング液に耐性 があり、エッチング時にある程度の柔軟性のあるもの。 が、好ましく、特に、上記ワックスに限定されず、 UV 硬化型のものでも良い。このようにニッテング抵抗層 8 80をインナーリード先端節の形状を形成するためのパ ターンが形成された面側の腐蝕された第一の凹部 8 5 0 ドフレーム素材よりも薄肉に腐蝕するためのもので、レー10 に埋め込むことにより、後工程でのエッチング時に第一 の凹部850が腐蝕されて大きくならないようにしてい るとともに、高精細なエッチング加工に対しての機械的 な強度補強をしており、スプレー圧を高く(2.5kg /cm'以上)とすることができ、これによりエッチン グが厚さ方向に進行し易すくなる。この後、第2回目エ ッチングを行い、ベタ状(平坦状)に腐蝕された第一の 凹部850形成面倒からリードフレーム素材810をエ ッチングし、貫通させ、インナーリード元将邸890を 形成した。(図8(d))

12

の塩化第二鉄路証を用いて、スプレー圧2、5 レベノム 20 第1回目のエッチング加工にて作製された、リードフレ ーム面に平行なエッチング形成面は平坦であるが、 この 面を挟む2面はインナーリード側にへこんだ凹状であ る。次いで、洗浄、エッチング抵抗層880の除去。レ ジスト膜(レジストパターン820A、820B) の除 去を行い、インナーリード先雄郎890が敬細加工され た図 6 (a) に示すリードフレームを得た。エッチング 抵抗層880とレジスト額(レジストパターン820 A. 82B0)の除去は水酸化ナトリウム水溶液により 熔解除去した。

(0013)尚、上記のように、エッチングを2段階に わけて行うエッチング加工方法を、一般には2段エッチ ング加工方法といっており、特に、改細加工に有利な加 工方法である。本発明に用いた図6(a)、図6(b) に示す、リードフレーム130の製造においては、2段 エッチング加工方法と、バターン形状を工夫することに より部分的にリードフレーム素材を薄くしながら外形加 工する方法とが伴行して採られている。 上記の方法によ るインナーリード先端部131Aの微細化加工は、第二 の団部860の形状と、最終的に得られるインナーリー ル時間が短縮される。次いで、第一の関ロ部830側の(40)ド先端部の厚さじに左右されるもので、例えば、 板厚し を50umまで輝くすると、図8(e) に示す、 平坦幅 Wlel00μmとして、インナーリード先端部ピッチ pがO. 15mmまで改細加工可能となる。板厚 t を 3 Oum程度まで輝くし、平坦幅Wlを70um程度とす ると、インナーリード先端部ピッチpが0、12mm惺 皮まで改品加工ができるが、仮厚 t、 平坦幅W1のとり 方次系ではインナーリード先奨部ピッチpは更に狭いピ ッチまで作製が可能となる。

【0014】このようにエッチング加工にて、インナー

, . . . - - -

14

ドのヨレが発生しにくい場合には直接図6 (a) に示す 形状のリードフレーム待るが、インナーリードの長さが 実施例1の場合に比べ長い場合はインナーリードにヨレ が好生し易い為、図6(c)(イイ)に示ように、インナ ーリード先端部から連結部131Bを設けてインナーリ ード先端部同士を繋げた形状にして形成したものをッチ ング加工にて得て、この後、半再体作製には不必要な途 結郎131Bをプレス等により切断除去して図6(a) に示す形状を得る。図7 (a)、図7 (b)に示すダイ パッド235を有するリードフレーム230を作製する 10 に支定性が悪く品質的にも問題となる場合が多い。 場合には、図 7 (c) (イ)に示すように、インナーリ ード231の先端に連結部231Bを設けてダイバッド と直接繋がった形状にエッテングにより外形加工した後 に、プレス等により切断しても良い。尚、図7 (b) は 図7 (a) のCll-Cllにおける断面図で、図7 (c)中E11-E21は切断ラインを示している。そ じて、めっきした後に切断除去すると、抬具めっき方式 でインナーリードをめっきする場合には、めっきの異深 れがなく良い品質のリードフレームが待られる。尚、前 述のように、図6(c)に示すものを切断し、図6 (a) に示す形状にする際には、図6 (c) (D) に示 すように、通常、被強のため搭進用テープ160(ポリ イミドテープ)を使用する、図7(c)に示すものを切 断する場合も間様である。図6(c)(ロ)の状盤で、 プレス等により連結部131日を切断除去するが、半導 体素子は、テープをつけた状態のままで、リードフレー ムに搭載され、そのまま樹脂封止される。

【0015】 本実施例1の半導体装置に用いられたリー ドフレームのインナーリード先端部131Aの断面形状 は、図9(イ)に示すようになっており、エッチングで 30 坦面131Ab側の幅W1は反対側の面の幅W2より若 干大きくなっており、W 1 . . W 2 (約100 μm) とも この部分の板厚さ方向中部の幅Wよりも大きくなってい る。このようにインリーリード先端部の南面は広くなっ た断面形状であるため、図8(ロ)に示すように、どち らの面を用いても半導体素子(図示せず)とインナーリ ード先端部131Aとワイヤ120A、120Bによる 結束(ポンデイング)がし易すいものとなっているが、 本実統例の場合はエッチング面側(図9(ロ)(a)) をポンデイング面としている。図中131Abはエッチ 40 半導体素子の意種部(パッド)211回の面で電極部 ング加工による平坦面、131Aaはリードフレーム系 材面、121A、121Bはめっき部である。エッチン グ平坦状面がアラビの無い面であるため、図9(ロ)の (a) の場合は、特に結算(ポンデイング)適性が優れ る。図9(ハ)は図10に示す加工方法にて作製された リードフレームのインナーリード元端配831Cと半導 体素子(図示せず) との結盟(ポンデイング)を示すも のであるが、この場合もインナーリード先級邸9310 の両面は平坦ではあるが、この部分の低度方向の幅に比 べ大きくとれない。また両面ともリードフレーム素材面 50 妖は、菓子住233先英郎に設けられた半球状の半田か

である為、結故(ポンディング)適性は本実施例のエッ チング平坦面より劣る。図9(二)はプレスによりイン ナーリード先端部を存向化した後にエッチング加工によ カインテーリード先端部931D、931Eを加工した ものの、半進体素子(図示せず)との結算(ポンディン グ)を示したものであるが、この場合はブレス面倒が区 に示すように平坦になっていないため、どちらの面を用 いて結束(ポンデイング)しても、🖾9(二)の (a)、(b)に示すように結束(ポンデイング)の序

【0016】次に実施例1の樹脂対止型半導体装置の契 形例を挙げる。図2 (a) は実施例1の樹脂封止型半導 体装置の変形例の新面図であり、図2 (c) は変形例半 薄体装置の外親を示すもので、図2 (c) (□) は下 (底) 別から見た図で、図2 (c) (イ) は正面図で、 図2 (b) は図1 (a) のΛ1-A2に対応する位置で の箱子柱の新面図である。変形例半導体装置は、実施例 1の半導体装置とは第千部133Aが異なるもので、韓 子部は竣子柱133の先端側を樹脂140から突出した 20 ようにしており、且つ、先韓部の表面には濡133cが 設けられており、病を設けた状態で表面には半田を整膜 した状態にする。そして実装する際には、この滑133 c部を通り半田が行き渡るようにしている。変形例の半 導体体装置100Aは、電子部133A以外は、実施例 1の半導体装置と同じである。

【0017】次いで、実施例2の樹脂封止型半導体装置 を挙げる。図3 (a)は実施例2の樹脂封止型半導体装 屋の断面図であり、図3 (b) は図3 (a) のA3−A 4 におけるインナーリード部の断面図で、図3 (c) (イ)は図3(a)のB3-B4におけろ箱子住邸の断 面図である。図3中、200は半導体装置、210は半 導体素子、211は電極部(パッド)、220はワイ ヤ. 230はリードフレーム. 231はインナーリー F. 231Aaは第1面、231Abは第2面、231 Acは第3面、231Adは第4面、233は端子柱 断、233Aは雑子郎、233Bは側面、235はダイ パッド、240は封止用樹脂、250は絶縁接着材、2 50Aは従着材、260は補強用テープある。本実施例 2の場合も、実施例1と同様に、半導体素子210は、 (パッド) 211がインナーリード間に収まるようにし て、インナーリード231に絶貨技者材250モ介して 店載因定されており、**党任**罰211は、ワイヤ220に て、インナーリード邸231の先端の第2面231Ab と意気的に結束されているが、リードフレームにダイバ ッド235を有するもので、半週体素子210の電極部 2 1 1 はインナーリード部 2 3 1 とダイバッド 2 3 5 間 に設けらている。また、本実施例2の場合も、実施例1 と同様に、半導体装置200と外部回路との電気的な接

である。また、本実施例3の場合も、実施例1や実施制 2の場合と同様に、半導体装置300と外部回路との電 気的な接続は、端子柱333先業部に設けられた半球状 の半田からなる端子部333Aを介してプリント基板等 へ搭載されることにより行われる。

16

【0021】実施例3の半導体装置に使用のリードフレ ーム330も、実施例1や実施例2にで使用のリードフ レームと同様に、42%ニッケル=鉄合金を素材とした もので、図 6 (a)、図 6 (b)に示すような形状をし 3.他の部分より羅肉に形成されたインナーリード先端部 331Aをもつ。インナーリード先端邸331Aの厚さ は40um、インナーリード先輩郎331A以外の厚さ は 0. 15 mmで、強度的には後工程に充分耐えるもの となっている。そして、インナーリードピッチは0.1 2 mmと狭いピッチで、半導体装置の多端子化に対応で きるものとしている。インナーリード先線邸331Aの 第2面331Abは平坦状でワイヤボンデイィングしぬ い形状となっており、第3面331Ac、第4面331 さは 0. 15mmである。そして、インナーリードビッ 20 Adはインナーリード側へ凹んだ形状をしており、第2 ワイヤボンディング面を挟くしても強度的に強いものと している。また、実施例3の樹脂封止型半導体装置の作 裂も、実施例1の場合とほぼ同じ工程にて行うが、ダイ パッド335に半導体素子を搭載し固定した後に、封止 用樹脂にて樹脂封止する。

【0022】実施例3の樹脂封止型半導体装置の変形例 としては、図2に示す実箱例1の変形例の場合と同様 に、雑子住333の先端部に講333C(図4(c) (ロ))を設け、封止用樹脂340から、突出させて、

30 落子柱の先裔邸をそのまま第子333Aにしたものが挙 げられる.

[0023]

【発明の効果】本発明の樹脂封止型半導体装置は、上記 のように、リードフレームも用いた樹脂封止型半導体装 置において、多雄子化に対応でき、且つ、 実装住良い半 導体装置の提供を可能としている。本見明の樹脂封止型 半導体装置は、これと同時に、従来の図11(b) に示 すアウターリードを持つリードフレームを用いた場合の ようにダムバーのカット工程や、ダムパーの曲げ工程を 必要としないため、フウターリードのスキューの問題 や、平坦性(コープラナリティー)の問題を皆無として いる。また、QFPやBGAに比べるとパッケージ内邸 の配線長が短かくなるため、寄生容量が小さくなり伝統 違延時間を短くすることを可能にしている。

(図面の簡単な説明)

【図1】 実施例1の樹脂封止型半導体 装置の断面図

【図 2】 実施例 1 の樹脂對止型半導体装置の変形例の図

【図3】実施例2の樹脂訂止型半導体装置の断面図

【図4】実施例3の樹脂對止型半導体装置の断面図

[図 5] 実施供 1 の岩脂計止型半導体装置の作製工程を

らなる端子節 2.3.3.A.を介してプリント基板等へ搭載さ れることにより行われる。本実施例においては、ダイパ ッド235と半選体素子210を接着する接着材?50 A を尋覧性としており、艮つ、ダイパッド235と菓子 住邸 2 3 3 とはインナーリード (吊りリード) にて接続 されていることにより、半導体素子にて発生した熱をダ イパッドを介して外部回路へ放散させることができる。 尚、接着材250Aを導電性の接着材と必ずしもする必 要はないが、ダイパッド235を端子柱部233モ介し てグランドラインに接続すると、半導体素子210がノ 10 ており、リードフレーム素材と向じ厚さの端子柱筋33 イズに強くなるとともに、ノイズを受けない構造とな

【0018】 実施例 2 の半導体装置に使用のリードフレ ーム230も、実施例1にて使用のリードフレームと同 核に、 42%ニッケルー鉄合金を素材としたものである が、、 図7(a)、 図7(b) に示すように、ダイバッ ド235を有する形状をしており、選子柱233部分よ り薄肉に形成されたインナーリード231をもつ。イン ナーリード邸231の厚さは40um、囃子住233厚 チは0.12mmと狭いピッチで、半導体装置の多端子 化に対応できるものとしている。インナーリード無23 1の第2面231Abは平坦状でワイヤポンディングし 易い形状となっており、第3面231Ac、第4面23 1Adはインナーリード側へ凹んだ形状をしており、第 2 ワイヤポンディング面を挟くしても強度的に強いもの としている。また、実施例2の樹霜封止型半導体装置の 作製は、実施例1の場合とほぼ同じ工程にて行う。


【0019】 実施例2の樹脂封止型半導体装備の変形例 としては、図2に示す実施例1の変形例の場合と同様 に、端子柱233の先端部に清233C(図3(c) (ロ)) を設け、對止用樹脂240から、突出させて、


端子柱の先端部をそのまま端子233Aにしたものが単 げられる.

【0020】次いで、実施例3の樹脂封止型半導体装置 を挙げる。図4 (a) は実施例3の樹脂封止型半導体装 屋の断面図であり、図3 (b) は図4 (a) のA5-A 6 におけるインナーリード邸の断面図で、図3 (c) (イ) は図3 (a) の85-86における粒子性部の新 面図である。図4中、300は半導体装置、310は半 (0 選体素子、311はパンプ、330はリードフレーム、 3 3 1 はインナーリード、3 3 1 A a は第 1 面、3 3 1 A b は 第 2 面、 3 3 1 A c は 第 3 面、 3 3 1 A d は 勇 4 面、333は減子住部、333Aは減子部、333Bは 側面、335はダイパッド、340は対止用樹脂、36 0 は補強用テープある。本実施例の半選体装置300の 場合は、実施例1や実施例2の場合と異なり、半導体素 子310はパンプ311を持つもので、パンプ311を 直接インナーリード330に居転固定し、半導体素子3 10とインナーリード310とを電気的に結婚するもの 50


17		13	
放明するための図		レーム (枠) 部	
【図6】 本発明の機器封止型半導体装置に用いられるり		140.240.340	數
ードフレームの図		止用密箱	
【図7】本発明の樹脂が止型半導体装置に用いられるり		1 5 0	Æ
ードフレームの図		除性私着材	
(図8)本発明の樹脂對止型半導体装置に用いられるリ		160.260.360	Ħ
ードフレームの作製方法を説明するための⊠		後用テープ	
【図9】インナーリード先端部でのワイボンディングの		2 3 5	سي
結線状態を示す図		イバッド	
【図10】従来のリードフレームのエッチング製造工程	10	8 1 0	ij
を説明するための図		ードフレーム素材	
【図11】 樹脂封止型半導体装置及び単層リードフレー		820A. 820B	L
400		ジストパターン	
(符号の説明)		8 3 0	第
100.100A.200.300		一の第口部	
相對止型學導体装置		8 4 0	第
110.210.310 #		二の親口部	
選体素子		8 5 0	弄
111.211.311		一の凹部	
極(バッド)	20	8 6 0	第
120.220.320		二の凹部	
17		8 7 0	\$
120A. 120B		坦伏面	
17		8 8 0	I
121A. 121B		ッチング抵抗艦	
っき部		920C. 920D. 920E	7
130.230.330		14	
ードフレーム		921C. 921D. 921E	め
131.231.331		っき節	
ンナーリード	30	931D. 931E	1
131Aa. 231Aa. 331Aa = 5		ンナーリード先達部	
166		9 3 1 A a	ij
131Ab, 231Ab, 331Ab 第		ードフレーム素材面	
2 6		9 3 1 A c	J
131Ac. 231Ac. 331Ac 第		イニング面	
3 76		1010	ij
131Ad. 231Ad. 331Ad 第		ードフレーム業材	
4 86		1020	フ
131B. 231B		オトレジスト	
装 都	40	1030	V
133.233.333		ジストパターン	
子住		1040	1
133A #		ンナーリード	
子郎		1 1 1 0	ij
133B Ø4		ードフレーム	
6 6		1 1 1 1	9
133C #		イバッド	
136.236		1 1 1 2	1
4K-		ンナーリード	
1 3 7 . 2 3 7	\$0	1112A	1


特無平 9 - 8 2 0 7 (11) 19 卤化汞子 ンナーリード先端部 ŧ 1 1 2 1 1113 極部 (パッド) ウターリード 1 1 3 0 1114 イヤ ムバー 1; 1 1 4 0 1 1 1 5 止用樹脂 レーム部 (枠部) 1 1 2 0 (822) (21)







(Ø10)











Japanese Patent Laid-Open Publication No. Heisei 9-8207

[TITLE OF THE INVENTION]

RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE

5

10

15

20

25.

[CLAIMS]

1. A resin-encapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step etching process in such a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that it is substantially the same as that of a semiconductor chip in size, the lead frame including:

inner leads having a thickness smaller than that of a lead frame blank;

terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit;

the terminal columns being disposed outside of the inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to a thickness-wise direction thereof, the terminal columns being mounted on the surface opposite the surface of the lead frame on which the semiconductor chip is mounted, the terminal columns

10

15

20

having terminal portions arranged on their tips;

the terminal portions being made of solder, etc. and exposed externally through the encapsulating resin such that the terminal columns are exposed externally through the encapsulating resin at their outer sides; and

the semiconductor chip at its surface having electrode portions being mounted on the inner leads by means of an insulating adhesive, and the electrode portions being arranged between the inner leads and being electrically connected to tips of the inner leads by wires.

2. A resin-encapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step etching process in such a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that it is substantially the same as that of a semiconductor chip in size, the lead frame including:

inner leads having a thickness smaller than that of a lead frame blank;

terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit;

25 the terminal columns being disposed outside of the

inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to a thickness-wise direction thereof, the terminal columns being mounted on the surface opposite the lead frame surface on which the semiconductor chip is mounted, the terminal columns being exposed externally through the encapsulating resin at a portion of the tips thereof to serve as terminal portions, the terminal columns being exposed externally through the encapsulating resin at the outer sides thereof; and

10

5

the semiconductor chip at its surface having electrode portions being mounted on the inner leads by means of an insulating adhesive, and the electrode portions being electrically connected to tips of the inner leads by wires.

15

3. The resin-encapsulated CSP type semiconductor devices of claim 1 or 2, wherein the lead frame has a die pad, and the semiconductor chip is mounted in such a manner that electrode portions thereof are arranged between the inner leads and the die pad.

20

25

4. A resin-encapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step. etching process in such a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner

591554 vi

15

that it is substantially the same as that of a semiconductor chip in size, the lead frame including:

inner leads having a thickness smaller than that of a lead frame blank;

terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit;

the terminal columns being disposed outside of the inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to a thickness-wise direction thereof, the terminal columns being mounted on the surface opposite the surface of the lead frame on which the semiconductor device is mounted, the terminal columns having terminal portions arranged on their tips;

the terminal portions being made of solder, etc. and exposed externally through the encapsulating resin such that the terminal columns are exposed externally through the encapsulating resin at the outer sides thereof; and

the semiconductor chip being mounted on the inner leads by bumps arranged on one surface of the semiconductor chip, and the semiconductor chip being electrically connected to the inner leads.

25 5. A resin-encapsulated CSP type semiconductor

10

15

20

25

device in which a lead frame shaped in accordance with a two-step etching process in such a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that it is substantially the same as that of a semiconductor chip in size, the lead frame including:

inner leads having a thickness smaller than that of a lead frame blank;

terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit;

the terminal columns being disposed outside of the inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to a thickness-wise direction thereof, the terminal columns being mounted on the surface opposite the surface of the lead frame on which the semiconductor device is mounted, the terminal columns being exposed externally through the encapsulating resin at a portion of tips thereof to serve as terminal portions; and

the semiconductor chip being mounted on the inner leads by bumps arranged on one surface thereof, and the semiconductor chip being electrically connected to the inner leads.

10

device of any of claims 1 to 5, wherein the inner leads each have a rectangular cross-sectional shape including four faces respectively provided with a first surface, a second surface, a third surface, and a fourth surface, the first surface being opposite to the second surface and flush with one surface of the remaining portion of the inner lead having the same thickness as that of the lead frame blank, and the third and fourth surfaces each having a concave shape depressed toward the inside of the inner lead.

[DETAILED DESCRIPTION OF THE INVENTION]

15 [FIELD OF THE INVENTION]

The present invention relates to a resin-encapsulated semiconductor device capable of meeting the requirement for an increase in the number of terminals and having a miniaturized structure and thus an excellent mounting efficiency. More particularly, the present invention relates to a resin-encapsulated semiconductor device utilizing a lead frame shaped in a manner that an inner lead portion is thinner in a thickness than a lead frame blank.

25

20

10

15

20

25

[DESCRIPTION OF THE PRIOR ART]

Fig. 11a shows the configuration of a generally known resin-encapsulated semiconductor device (a plastic lead frame package). The shown resin-encapsulated semiconductor device includes a die pad 1111 having a semiconductor chip 1120 mounted thereon, outer leads to be electrically connected to the associated circuits, inner leads 1112 formed integrally with the outer leads 1113, bonding wires 1130 for electrically connecting the tips of the inner leads 1112 to the bonding pad 1121 of the semiconductor chip 1120, and a resin encapsulating the semiconductor chip 1120 to protect the semiconductor chip 1120 from external stresses and contaminants. This resin-encapsulated semiconductor device, after mounting the semiconductor device 1120 on the bonding pad 1121, is manufactured by encapsulating the semiconductor chip 1120 with the resin. In this resin-encapsulated semiconductor device, the number of the inner leads 1112 is equal to that of the bonding pads 1121 of the semiconductor chip 1120. And, Fig. 11b shows the configuration of a monolayer lead frame used as an assembly member of the resin-encapsulated semiconductor device shown in Fig. 11a. Such a lead frame includes the bonding pad 1111 for mounting the semiconductor chip, the inner leads 1112 to be electrically connected to the semiconductor device, the outer lead 1113 which is integral

10

15

20

25

with the inner lead 1112 and is adapted to be electrically connected to the associated circuits. This also includes dam pars serving as a dam when encapsulating the semiconductor device with the resin, and a frame serving to support the entire lead frame 1110. Such a lead frame is formed from a highly conductive metal such as a cobalt, 42 alloy(a 42% Ni-Fe alloy), copper-based alloy by a pressing working process or an etching process.

Recently, there has been growing demand for miniaturization and reduction in thickness of resinencapsulated semiconductor device employing lead frames like the lead frame 1110(plastic lead frame package) and increase of the number of terminals of resinencapsulated semiconductor package as electronic apparatuses are miniaturized progressively and the degree of the integration of semiconductor device increase progressively. Thus, recent resin-encapsulated semiconductor package, particularly quad package(QFPs) and thin quad flat packages (TQFPs) have each a greatly increased number of pins.

Lead frames having inner leads arranged at small pitches among lead frames for semiconductor packages are fabricated by a photolithographic etching process, while lead frames having inner leads arranged at comparatively large pitches among lead frames for semiconductor packages

10

15

20

25

are fabricated by press working. However, lead frames having a large number of fine inner leads to be used for forming semiconductor packages naving a large number of pins are fabricated by subjecting a blank of a thickness on the order of 0.25 mm to an etching process, not a press working.

The etching process for forming a lead frame having fine inner leads will be described hereinafter with reference to Fig. 10. First a copper alloy or 42 alloy thin sheet 1010 of a thickness on the order of 0.25 mm (blank for a lead frame) is cleaned perfectly (Fig. 10a). Then, a photoresist, such as a water-soluble casein photoresist containing potassium dichromate as a sensitive agent, is spread in photoresist films 1020 over the major surfaces of the thin film as shown in Fig. 10b. Then, the photoresist films are exposed, through a mask of a predetermined pattern, to light emitted by a high-pressure mercury lamp, and the thin sheet is immersed in a developer for development to form a patterned photoresist film 1030 as shown in Fig. 10c. Then, the thin sheet is subjected, when need be, to a hardening process, a washing process and such, and then an etchant containing ferric chloride as a principal component is sprayed against the thin sheet 1010 to etch through portions of the thin sheet 1010 not coated with the patterned photoresist films 1020 so that inner

10

15

20

25

leads of predetermined sizes and shapes are formed as shown in Fig. 10d.

Then, the patterned resist films are removed, patterned thin sheet 1010 is washed to complete a lead frame having the inner leads of desired shapes as shown in Fig. 13e. Predetermined areas of the lead frame thus formed by the etching process are silver-plated. After being washed and dried, an adhesive polyimide tape is stuck to the inner leads for fixation, predetermined tab bars are bent, when need be, and the die pad depressed. In the etching process, the etchant etches the thin sheet in both the direction of the thickness and directions perpendicular to the thickness, which limits the miniaturization of inner lead pitches of lead frames. Since the thin sheet is etched from both the major surfaces as shown in Fig. 10 during the etching process, it is said, when the lead frame has a line-and-space shape, that the smallest possible intervals. between the lines are in the range of 50 to 100% of the thickness of the thin sheet. From the viewpoint of forming the outer lead having a sufficient strength, generally, the thickness of the thin sheet must be about 0.125 mm or above. Furthermore, the width of the inner leads must be in the range of 70 to 80 Im for successful wire bonding. When the etching process as illustrated in Fig. 10 is employed in fabricating a lead frame, a thin sheet of a small

591554 vi 10

10

15

20

25

thickness in the range of 0.125 to 0.15 mm is used and inner leads are formed by etching so that the fine tips thereof are arranged at a pitch of about 0.165 mm.

However. recent miniature resin-encapsulated semiconductor package requires inner leads arranged at pitches in the range of 0.013 to 0.15 mm, far smaller than When a lead frame is fabricated by processing a 0.165 mm. thin sheet of a reduced thickness, the strength of the outer leads of such a lead frame is not large enough to withstand external forces that may be applied thereto in the subsequent processes including an assembling process and a chip mounting process. Accordingly, there is a limit to the reduction of the thickness of the thin sheet to enable the fabrication of a minute lead frame having fine leads arranged at very small pitches by etching.

An etching method previously proposed to overcome such difficulties subjects a thin sheet to an etching process to form a lead frame after reducing the thickness of portions of the thin sheet corresponding to the inner leads of the lead frame by half etching or pressing to form the fine inner leads by etching without reducing the strength of the outer leads. However, problems arise in accuracy in the subsequent processes when the lead frame is formed by etching after reducing the thickness of the portions corresponding to the inner leads by pressing; for example,

the smoothness of the surface of the plated areas is unsatisfactory, the inner leads cannot be formed in a flatness and a dimensional accuracy required to clamp the lead frame accurately for bonding and molding, and a platemaking process must be repeated twice making the lead fabricating process intricate. It is also necessary to repeat a platemaking process twice when the thickness of the portions of the thin sheet corresponding to the inner leads is reduced by half etching before subjecting the thin sheet to an etching process for forming the lead frame, which also makes the lead frame fabricating process intricate. Thus, this previously proposed etching method has not yet been applied to practical lead frame fabricating processes.

15

20

10

5

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

Meanwhile, there has been growing demand for the miniaturization and increase in the mounting efficiency of the semiconductor package as electronic apparatuses are miniaturized progressively. Thus, a package, so called "CSP" (Chip Size Package) is proposed which is encapsulated with a resin in such a manner that its size is substantially equal to that of the semiconductor chip. The CSP has the following advantages.

25 1) First, where the number of pins of the CSP is equal

10

15

20

25

to that of QFP (Quad Flad Package) or BGA (Ball Grid Package), the CSP enables a remarkable reduction in the mounting area as compared to the QFP or BGA.

2) Second, if the CSP is equal to the QFP or BGA in size, the CSP is increased in the pin number over the QFP or BGA. In the case of the QFP, a practical use dimension is 40 mm or less when considering the length of the package or substrate, and the pin number is 304 or less if the outer leads are arranged at a pitch of 0.5 mm. The outer leads need to be arranged at a pitch of 0.4mm or 0.3 mm to increase the pin number, but this causes a user difficulty mounting the semiconductor package at a high productivity. Generally, in fabricating the QFP in which the outer leads are arranged at a pitch of 0.3 mm or less, the mass production of the QFP necessarily involves an increase in costs, otherwise the mass production difficult. The BGA was proposed to overcome difficulty of the QFP. In the BGA, external terminals are formed in the shape of two-dimensional array, and arranged at a wider pitch, thereby reducing a difficulty in mounting it. Moreover, although the BGA permits the conventional overall reflow soldering even at the pin number in excess of 300 pins, solder bumps are incorporated with clacks depending on the temperature cycle if the dimension of the BGA reaches 30 to 40 mm, such that an upper limitation of

10

15

20

the pin number of the BGA is 600 to 700 pins, or at most 1000 pins. In the case of the CSP in which external terminals are mounted in the shape of two-dimensional array on the back surface of the CSP, pitches of the external terminals can be increased in accordance with the concepts of the BGA. Moreover, in the CSP, the overall reflow soldering can be permitted, as in the BGA.

3) Third, as compared to the QFP or BGA, the CSP is short in an interconnection length, and thus less in the parasitic capacitance, and thereby short in the transfer delay time. Where the clock rate is in excess of 100 MHZ, the QFP is problematic in transfer into the package. The CSP having a shortened interconnection length is advantageous. Accordingly, the CSP is advantageous in view of the mounting efficiency, but it needs to be narrower in the terminal pitch when considering a demand for an increase in the number of terminals.

Thus, the present invention is aimed to provide a resin-encapsulated semiconductor device employing a lead frame, which is capable of meeting a demand for the miniaturization and increased terminal number.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

A resin-encapsulated semiconductor device in 25 accordance with the present invention is a resin-

10

15

20

25

encapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step etching process in a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that substantially the same as that of a semiconductor chip in size, the lead frame including: inner leads having a thickness smaller than that of a lead frame blank; and terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit; the terminal columns being disposed outside of the inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to thickness-wise direction thereof, the terminal columns being mounted on the surface opposite the surface on which the semiconductor chip is mounted, the terminal columns having terminal portions arranged on their tips; the terminal portions being made of solder, etc. and exposed externally through the encapsulating resin such that the terminal columns are exposed externally through encapsulating resin at their outer sides; the semiconductor chip at its surface having electrode portions (pads) being mounted on the inner leads by means of an insulating adhesive, and the electrode portions being

10

15

20

25

electrically connected to tips of the inner leads by wires.

Moreover, a resin-encapsulated semiconductor device in accordance with the present invention is a resinencapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step etching process in a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that it is substantially the same as that of a semiconductor chip in size, the lead frame including: inner leads having a thickness smaller than that of a lead frame blank; and terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit; the terminal columns being disposed outside of the inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to thickness-wise direction thereof, terminal columns being mounted on the surface opposite the lead frame surface on which the semiconductor chip is mounted, the terminal columns being exposed externally through the encapsulating resin at their outer sides; the semiconductor chip at its surface having electrode portions (pads) being mounted on the inner leads by means of an insulating adhesive, and the electrode portions being

10

15

20

25

arranged between the inner leads and electrically connected to tips of the inner leads by wires.

In the resin-encapsulated CSP type semiconductor devices as described above, the lead frame has a die pad, and the semiconductor chip is mounted in such a manner that their electrode portions is arranged between the inner leads and the die pad.

Furthermore, a resin-encapsulated semiconductor device in accordance with the present invention is a resinencapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step etching process in a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that substantially the same as that of a semiconductor chip in size, the lead frame including: inner leads having a thickness smaller than that of a lead frame blank; and terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit; the terminal columns being disposed outside of the inner leads in such a manner that they are coupled to the inner leads in a direction orthogonal to thickness-wise direction thereof. terminal columns being mounted on the surface opposite the

10

15

20

25

surface of the lead frame on which the semiconductor device is mounted, the terminal columns having terminal portions arranged on their tips; the terminal portions being made of solder, etc. and exposed externally through the encapsulating resin such that the terminal columns are exposed externally through the encapsulating resin at their outer sides; the semiconductor chip being mounted on the inner leads by bumps arranged on one surface of the semiconductor chip, and the semiconductor chip being electrically connected to the inner leads.

Also, a resin-encapsulated semiconductor device in accordance with the present invention is а encapsulated CSP type semiconductor device in which a lead frame shaped in accordance with a two-step etching process in a manner that a thickness of inner leads is thinner than that of the lead frame and which is encapsulated with an encapsulating resin in such a manner that substantially the same as that of a semiconductor chip in size, the lead frame including: inner leads having a thickness smaller than that of a lead frame blank; and terminal columns having the same thickness as that of the lead frame blank and being integrally connected to the inner leads and also being adapted to be electrically connected to an external circuit; the terminal columns being disposed outside of the inner leads in such a manner

10

15

20

25

that they are coupled to the inner leads in a direction orthogonal to thickness-wise direction thereof, the terminal columns being mounted on the surface opposite the surface of the lead frame on which the semiconductor device is mounted, the terminal columns having terminal portions arranged on their tips; the terminal portions being exposed externally through the encapsulating resin at a portion of tips thereof; the semiconductor chip being mounted on the inner leads by bumps arranged on one surface thereof, and the semiconductor chip being electrically connected to the inner leads.

In the resin-encapsulated CSP type package, the inner leads each have a rectangular cross-sectional shape including four faces respectively provided with a first surface, a second surface, a third surface, and a fourth surface, the first surface being opposite to the second surface and flush with one surface of the remaining portion of the inner lead having the same thickness as that of the lead frame blank, and the third and fourth surfaces each having a concave shape depressed toward the inside of the inner lead.

Meanwhile, the CSP type semiconductor devices as used herein generally means resin-encapsulated semiconductor devices encapsulated with an encapsulating resin in a manner that each of the resulting structures is

10

15

20

25

substantially equal to a semiconductor chip in a dimension in X and Y directions except in a direction of thickness. The resin-encapsulated semiconductor device in accordance with the present invention means a semiconductor device employing a lead frame among the defined CSP type semiconductor device.

In the CSP type semiconductor device described above, the terminal portions made of solder are formed on each of the terminal columns and is externally exposed from the encapsulating resin, but the terminal portions do not necessarily need to be protruded from the encapsulating resin. Moreover, if necessary, the outside face of each terminal column which is exposed externally from the encapsulating resin may be covered with a protective frame by means of an adhesive.

[FUNCTIONS]

The resin-encapsulated semiconductor device in accordance with the present invention can meet a demand for an increase in the number of terminals and has a miniaturized structure and thus an increased mounting efficiency. At this time, in the resin-encapsulated semiconductor device, as the removal process of the dam bars by press working or the forming process of the outer leads as in the case of using a mono-layered lead frame

10

15

20

25

shown in Fig. 11b is not required, there is no problem such as bending or coplanarity of the outer leads due to this process. More particularly, the use of a multipinned lead frame shaped in a manner that inner leads have a thickness smaller than that of the lead frame blank by a two-step etching process, that is, the inner leads are arranged at a fine pitch, can meet a demand for an increase in the pin number of the semiconductor device. Moreover, as the resinencapsulated semiconductor device is fabricated in such a manner that it is equal to that of a semiconductor chip in size, it can be miniaturized. In addition, each of the inner leads fabricated by a two-step etching process as shown Fig. 8 has a rectangular cross-sectional shape including four faces respectively provided with a first surface, a second surface, a third surface, and a fourth surface, the first surface being opposite to the second surface and flush with one surface of the remaining portion of the inner lead having the same thickness as that of the lead frame blank, and the third and fourth surfaces each having a concave shape depressed toward the inside of the inner lead. Thus, the second surface of each inner lead is flat, and is excellent in wire-bonding property. Moreover, as the first surface of each inner lead is flat and the third and fourth surfaces of the inner leads each have a concave shape depressed toward the inside of the inner

lead, the inner leads are stable and wider in their width.

Furthermore, in the resin-encapsulated semiconductor device in accordance with the present invention, a semiconductor chip is mounted on the inner leads by bumps arranged on one surface of the semiconductor chip, and the semiconductor chip and the inner leads are electrically connected to each other. Thus, wire bondings are not required, and also bondings can be carried out in a lump.

10 [EMBODIMENTS]

5

15

20

25

Embodiments of the resin-encapsulated semiconductor device in accordance with the present invention will now be described with reference to Figures. 1. First, a first embodiment is shown in Fig. 1. Fig la is a cross-sectional view of the resin-encapsulated semiconductor according to the first embodiment of the present invention. Fig. 1b is a cross-sectional view of each of the inner leads taken along the line A1-A2 of Fig. 1a, and Fig 1c is a cross-sectional of each of terminal columns view taken along the line B1-B2 of Fig. la. In Fig. 1, a reference numeral 100 depicts a resin-encapsulated semiconductor device, 110 a semiconductor chip, 111 electrode portions (pads), 120 wires, 130 a lead frame, 131 inner leads, 131Aa a first surface, 131Ab a second surface, 131Ac a third surface, 131Ad a fourth surface, 133 terminal columns, 133A

10

15

20

25

terminal portions, 133B sides, 140 an encapsulating resin, 150 an insulating adhesive, and 160 a reinforcing tape.

In the resin-encapsulated semiconductor according to the first embodiment, a semiconductor device 110 is mounted in a manner that the electrode portions 111 of the semiconductor chip 110 are arranged between the inner leads. The semiconductor chip 110 is electrically connected to the second surface 131 Ab of the tip of each inner lead 131. The electrical connection of the resinencapsulated semiconductor device 100 to an external circuit is achieved by mounting the resin-encapsulated semiconductor device 100 at terminal portions made of semispherical solder on a printed circuit substrate. The lead frame 130 used in the semiconductor device 100 according to the first embodiment is made of a 42% nickel-iron alloy. This lead frame 130 has a shape as shown in Fig. 6a. As shown in Fig. 6a, the lead frame 130 has inner leads 131 shaped to have a thickness smaller than that of the terminal column 133. Dam bars 136 serve as a dam when encapsulating with a resin. Moreover, although the lead frame processed by etching to have a shape as shown in Fig. 6a is used in this embodiment, the lead frame is not limited to such a shape as portions other than the inner leads and the terminal columns 133 are not required to be used. The inner leads 131 have a thickness of 40Lm whereas

10

15

20

25

the portions of the lead frame other than the inner leads 131 have a thickness of 0.15 mm corresponding to the thickness of the lead frame blank. The tips of the inner leads have a fine pitch of 0.12 mm so as to achieve an increase in the number of terminals for semiconductor devices. The second face denoted by the reference numeral 131Ab is a surface etched, but having a substantially flat profile, so as to allow an easy wire boding thereon. third and fourth faces 131Ac and 131Ad have a concave shape depressed toward the inside of the associated inner lead, respectively. This structure exhibits a high strength even though the second face (wire bonding surface) is narrow. Also, Fig. 6b is a cross-sectional view taken with the line C1-C2 of Fig. 6a. The reinforcing tape 160 is attached fixedly so as not to cause twisting in the inner leads. Also, if the inner leads are short in their length, a lead frame fabricated by etching to have a shape shown in Fig. 6a is mounted with the semiconductor chip in accordance with a method as described below. However, where the inner leads are long in their length and have a tendency for the generation of twisting therein, it is impossible to fabricate directly the lead frame by etching to have a shape as shown in Fig. 6a. Therefore, after etching the lead frame in a state where the tips of the inner leads are fixed to the connecting portion 131B as shown in Fig.

20

25

6c(i), the inner leads 131 are fixed with the reinforcing tape 160 as shown in Fig. 6c(ii). Then, the connecting portion 131B unnecessary for the fabrication of the resinencapsulated semiconductor device are removed by means of a press as shown in Fig. 6c (iii), and a semiconductor chip is then mounted on the lead frame. In Fig. 6c(ii), the line E1-E2 shows the line to be cut by a press.

A method for the fabrication of the resin-encapsulated semiconductor device will now be described in brief. First, 10 as shown in Fig. 5a, a lead frame, which is fabricated by an etching and from which the unnecessary portions are moved by a cutting process, is arranged in a manner that thin tips of the inner leads are directed upwardly. Moreover, if the inner leads are long in their length, the 15 tips of the inner leads are fixed by a polyimide tape, as required. Then, the surface of the semiconductor device 110 having electrode portions 111 formed thereon directed downwardly, and located on the inner leads in a manner that the electrode portions are arranged between the inner leads 131. Then, the semiconductor device 110 is mounted fixedly on the inner leads by means insulating adhesive 150.

Then, as shown in Fig. 5b, the electrode portions are electrically connected to the tips of the inner leads 131 . by wires 120. Subsequently, encapsulation is carried out

10

15

20

25

with the conventional encapsulating resin 140, as shown in Fig. 5c. Such an encapsulation with the resin is carried out using a desired mold in a manner that the outer surface of the terminal columns is somewhat protruded externally from the encapsulating resin. Then, unnecessary portions of the lead frame 130 protruded from the encapsulating resin 140 are cut off by a press to form terminal columns 130 while forming sides 133B of the terminal columns 130, as shown in Fig. 5d. In this case, it is preferable to form previously the cutting line in the lead frame for easy cutting. Particularly, the forming of the cutting line during etching of the lead frame results in the saving of time. The dam bars 136, frame portions 137, etc. of the lead frame 110 as shown in Fig. 6 are removed. Next, terminal portion 133A made of solder is arranged on the outer surface of each terminal column to fabricate a resinencapsulated semiconductor device. The terminal portion 133A serves to facilitate connection of the resinencapsulated semiconductor device to an external circuit, but does not necessarily need to be arranged.

A method for etching the lead frame of the first embodiment will now be described in conjunction with Figs. 8a to 8e. Figs. 8a to 8e are cross-sectional views respectively illustrating sequential steps of the etching process for the lead frame of the first embodiment shown in

10

15

20

25

Fig. 1. In particular, the cross-sectional views of Figs. 8a to 8e correspond to a cross section taken along the line D1 - D2 of Fig. 6a, respectively. In Figs. 8a to 8e, the reference numeral 810 denotes a lead frame blank, 820A and 820B resist patterns, 830 first. opening, 840 second openings, 850 first concave portion, 860 second concave portions, 870 flat surface, 880 an etch-resistant layer, 131A tips of inner leads, and 131Ab second faces of inner leads, respectively. First, a water-soluble casein resist using potassium dichromate as a sensitive agent is coated over both surfaces of a lead frame blank 810 made of a 42% nickel-iron alloy and having a thickness of about 0.15 mm. Using desired pattern plates, the resist films are patterned to form resist patterns 820A and 820B having first opening 830 and second openings 840, respectively (Fig. 8a).

The first opening 830 is adapted to etch the lead frame blank 810 to have an etched flat bottom surface of a thickness smaller than that of the lead frame blank 810 in a subsequent process. The second openings 840 are adapted to form desired shapes of tips of inner leads. Although the first opening 830 includes at least an area forming the tips of the inner leads 810, a topology generated by a partially thinned portion by etching in a subsequent process can cause hindrance in a taping process or a

10

15

20

25

clamping process for fixing the lead frame. Thus, an area to be etched needs to be sufficiently large without being limited to an area for forming the fine portions of the tips of the inner leads. Thereafter, both surfaces of the lead frame blank 810 formed with the resist patterns are etched using a 48 Be' ferric chloride solution of a temperature of 57 EC at a spray pressure of 2.5 kg/cm2. The etching process is terminated at the point of time when first recess 850 etched to have a flat etched bottom surface has a depth h corresponding to 2/3 of the thickness of the lead frame blank (Fig. 8b).

Although both surfaces of the lead frame blank 810 are simultaneously etched in the primary etching process, it is unnecessary to simultaneously etch both surfaces of the lead frame blank 810. For instance, an etching process may be conducted at the surface of the lead frame blank formed with the resist pattern 820B having openings of a desired shape to form at least a desired shape of the inner leads using an etchant solution. In this case, the etching process is terminated after obtaining a desired etching depth at the etched inner lead forming regions. The reason why both surfaces of the lead frame blank 810 are simultaneously etched, as in this embodiment, is to reduce the etching time taken in a secondary etching process as described hereinafter. The total time taken for the

primary and secondary etching processes is less than that taken in the case of etching only one surface of the lead frame blank on which the resist pattern 820B is formed. Subsequently, the surface provided with the first recess 850 etched at the first opening 830 is entirely coated with an etch-resistant hot-melt wax (acidic wax type MR-WB6, The Incted Inc.) by a die coater to form an etch-resistant layer 880 so as to fill up the first recess 850 and to cover the resist pattern 820A (Fig. 8c).

10 It is unnecessary to coat the etch-resistant layer 880 over the entire portion of the surface provided with the resist pattern 820A. However, it is preferred that the etch-resistant layer 880 be coated over the entire portion of the surface formed with the first recess 850 and first 15 opening 830, as shown in Fig. 8c, because it is difficult to coat the etch-resistant layer 880 only on the surface portion including the first recess 850. Although the etch-resistant layer 880 wax employed in this embodiment is an alkali-soluble wax, any suitable wax resistant to the 20 etching action of the etchant solution and remaining somewhat soft during etching may be used. A wax for forming the etch-resistant layer 880 is not limited to the above-mentioned wax, but may be a wax of a UV-setting type. Since the first recess 850 etched by the primary etching 25 process at the surface formed with the pattern adapted to

10

15

form a desired shape of the inner lead tip is filled up with the etch-resistant layer 880, it is not further etched the following secondary etching process. etch-resistant layer 880 also enhances the mechanical strength of the lead frame blank for the second etching process, thereby enabling the second etching process to be conducted while keeping a high accuracy. It is also possible to enable a second etchant solution to be sprayed at an increased spraying pressure, for example, 2.5 kg/cm² or above, in the secondary etching process. The increased spraying pressure promotes the progress of etching in the direction of the thickness of the lead frame blank in the secondary etching process. Then, the lead frame blank is subjected to a secondary etching process. In this secondary etching process, the lead frame blank 810 is etched at its surface formed with the first recess 850 having a flat etched bottom surface, to completely perforate the lead frame blank 810, thereby forming the tips 890 of the inner leads (Fig. 8d).

The bottom surface 870 of each recess formed by the primary etching process and parallel to the surface of the lead frame is flat. However, both side surfaces of each recess positioned at opposite sides of the bottom surface 870 have a concave shape depressed toward the inside of the inner lead. Then, the lead frame blank is cleaned. After

completion of the cleaning process, the etch-resistant layer 880, and resist films (resist patterns 820A and 820B) are sequentially removed. Thus, a lead frame having a structure of Fig. 6a is obtained in which tips 690 of inner leads are arranged at a fine pitch. The removal of the etch-resistant layer 880 and resist films (resist patterns 820A and 820B) is achieved using a sodium hydroxide solution serving to dissolve them.

The etching method in which the etching process is 10 conducted at two separate steps, respectively, as described above, is generally called a "two-step etching method". This etching method is advantageous in that a desired fineness can be obtained. The etching method used to fabricate the lead frame 130 used in the present invention 15 and shown in Figs. 6a and 6b involves the two-step etching method and the method for forming a desired shape of each lead frame portion while reducing the thickness of each pattern formed. In accordance with the above method, the fineness of the tip 131A of each inner lead formed by this 20 method is dependent on a shape of the second recesses 860 and the thickness of the inner lead tip. For example, where the blank has a thickness t reduced to 50 Im, the inner leads can have a fineness corresponding to a lead width W1 of 100 \pm m and a tip pitch p of 0.15 mm, as shown 25 in Fig. 8e. In the case of using a small blank thickness t

10

15

of about 30 \pm m and a lead width W1 of 70 \pm m, it is possible to form inner leads having a fineness corresponding to an inner lead pitch p of 0.12 mm. Of course, it may be possible to form inner leads having a further reduced tip pitch by adjusting the blank thickness t and the lead width W1.

In the case where twisting of the inner leads does not occur in the fabricating process, as in the case where the inner leads are short in their length, a lead frame illustrated in Fig. 6a can be directly obtained. However, where the inner leads are long in length as compared to those of the first embodiment, the inner leads have a tendency for the generation of twisting. Thus, in this case, the lead frame is obtained by etching in a state where the tips of the inner leads are bound to each other by a connecting member 131B as shown in Fig. 6c(I). Then, the connecting member 131B, unnecessary for the fabrication of a semiconductor package, is cut off by means of a press to obtain a lead frame shaped as shown in Fig. 6a.

In the case of fabricating a lead frame 230 having a die pad 235 as shown in Figs. 7a and 7b, the lead frame may be shaped by etching in a state where a connecting member 231B is arranged on the tips of the inner leads to bind the tips directly to the die pad, as shown in Fig. 7c(I). Then, unnecessary portions in the shaped lead frame may be cut

10

15

off. Moreover, Fig. 7b is a cross-sectional view taken along the line C11-C22, and the line E11-E21 in Fig. 7c(ii) shows a cutting line. After the inner leads are plated in accordance with a jig plating process, unnecessary portions are cut off to obtain a lead frame having a good quality with no plating failure. Moreover, as described above, where unnecessary portions in the structure shown in Fig. 6c are cut off to obtain the lead frame having a shape shown in Fig. 6a, a reinforcing tape 160 (a polyimide tape) is generally used, as shown in Fig. 6c(iii). Similarly, the reinforcing tape is also used in the case of cutting off unnecessary portions in a structure shown in Fig. 7c. While the connecting member 131B is cut off by means of a press to obtain a shape shown in Fig. 6c(iii), a semiconductor chip is mounted on the lead frame still having the reinforcing tape attached thereon. Also, the mounted semiconductor chip is encapsulated with a resin in a condition where the lead frame still has the tape.

in the semiconductor device of this first embodiment has a cross-sectional shape as shown in Fig. 9(I). The tip 131A has an etched flat surface (second surface) 131Ab which has a width Wl slightly more than the width W2 of an opposite surface. The widths Wl and W2 (about 100 Im) are more than the width W at the central portion of the tips when viewed

10

15

20

25

in the direction of the inner lead thickness. Thus, the tip of the inner lead has a cross-sectional shape having opposite wide surfaces. To this end, although either of the opposite surfaces of the tip 131A can be easily electrically connected to a semiconductor chip (not shown) by a wire 120A or 120B, this embodiment illustrates the use of the etched flat surface for wire-bonding as shown in Fig. 9(ii)a. In Fig.9, a reference numeral 131Ab depicts an etched flat surface, 131Aa a surface of a lead frame blank, and 121A and 121B, respectively, a plated portion. In the case of Fig.9(ii)a, there is a particularly excellent wirebonding property, as the etched flat surface does not have roughness. Fig.9(iii) shows that the tip 931C of the inner lead of the lead frame fabricated according to the process illustrated in Fig. 10 is wire-bonded to a semiconductor chip. In this case, however, both opposite surfaces of the tip 931C of the inner lead are flat, but have a width smaller than that in a direction of the inner lead thickness. In addition to this, as both the opposite surfaces of the tip 931C are formed of surfaces of the lead frame blank, these surfaces have an inferior wire-bonding property as compared to that of the etched flat surface of the first embodiment. Fig.9(iv) shows that the inner lead tip 931D or 931E, obtained by thinning in its thickness by a means of a press and then by etching, is wire-bonded to a

10

15

20

25

semiconductor chip (not shown). In this case, however, a pressed surface of the inner lead tip is not flat as shown Fig. 9(iv). Thus, the wire-bonding on either of the opposite surfaces as shown in Fig. 9(iv)a or Fig. 9(iv)b often results in an insufficient wire-bonding stability and a problematic quality.

A modification to the resin-encapsulated semiconductor device of the first embodiment will now be described. Fig. 2a is a cross-sectional view illustrating a modification to the resin-encapsulated semiconductor device of the first embodiment, and Fig. 2c shows an appearance of the semiconductor device in accordance with the modification. Fig. 2c(ii) is a view when viewed from the bottom of the semiconductor device, Fig. 2c(I) is a front view of the semiconductor device, and Fig. 2b is a cross-sectional view of a terminal column taken at a position corresponding to line A1-A2 of Fig. la. The semiconductor device according to the modification is different with that of the first embodiment in terminal portion 133A. The terminal portions at their tips are protruded externally from a resin 140. The surface of the tip of each terminal portion is plated with solder. Thus, when mounting the resinencapsulated semiconductor device, the solder is uniformly distributed through an opening 133c. The semiconductor device 100A of this modification is identical to that of

35

10

15

20

25

the first embodiment except for the terminal portions 133A.

Α resin-encapsulated semiconductor device accordance with a second embodiment will now be described. Fig. 3a is a cross-sectional view of a resin-encapsulated semiconductor device according to the second embodiment, Fig. 3b is a cross-sectional view of an inner lead taken along the line A3-A4 of the Fig. 3a, and Fig. 3c(I) is a cross-sectional view of a terminal column taken along the line A3-A4 of Fig. 3a. In Fig. 3, a reference numeral 200 depicts a resin-encapsulated semiconductor device, 210 a semiconductor chip, 230 a lead frame, 231 inner leads, 231Aa a first surface, 231Ab a second surface, 231Ac a third surface, 231Ad a fourth surface, 233 terminal columns, 233A terminal portions, 233B sides, 235 a die pad, 240 an encapsulating resin, 250 an insulating adhesive, 250A an adhesive, and 260 a reinforcing tape. In the case of the second embodiment similarly to the case of the first embodiment, the semiconductor chip 210 is mounted in such a manner that the surface, on which electrode portions (pads) 211 are formed, is mounted fixedly on the inner leads 231 by means of the insulating adhesive, while the electrode portions 211 are arranged between the inner leads 231. The electrode portions are electrically connected to the second surfaces 231Ab of the tips of the inner leads 231. The lead frame has the die pad 235 at its inside. The electrode

10

15

portions 211 are arranged between the inner leads 231 and the die pad 235. Moreover, in the second embodiment similarly to the case of the first empodiment, electrical connection of the semiconductor device 200 to an external circuit is achieved by mounting the semiconductor device 200 on a printed substrate by terminal portions made of a semi-spherical solder and arranged on the tips of the terminal columns 233. In this embodiment, a conductive adhesive is used to adhere the semiconductor chip 210 to the die pad 235, and the die pad 235 and the terminal columns 233 are connected by the inner leads to each other, thereby dissipating heat generated in the semiconductor chip through the die pad. Also, the adhesive 250A necessarily needs to be conductive. However, where the die pad and the semiconductor chip are connected together by means of the conductive adhesive and the die pad is connected to a ground line, it is possible to not only obtain a heat dissipation effect, but also to solve a problem associated with noise.

Similarly to the lead frame used in the first embodiment, the lead frame 230 used in the second embodiment is made of 42% nickel-iron alloy. However, as shown in Figs. 7a and 7b, the lead frame 230 is shaped to have the die pad 235 and the inner leads 233 having a thickness thinner than that of the terminal columns. The

10

15

20

25

terminal columns each have a thickness of 0.15 mm. The inner leads are arranged at a pitch of 0.12 mm, thereby meeting a demand for the increased terminal number of the semiconductor device. The second surface 231Ab of each inner lead is flat, such that is easy to wire-bond. The third and fourth surfaces 231Ac and 231Ad also have a concave shape depressed toward the inside of the inner lead. This structure exhibits a high strength even though the second face (wire bonding surface) is narrow. Moreover, the fabrication of the resin-encapsulated semiconductor device of the second embodiment is carried out in accordance with substantially the same process as that of the first embodiment.

For example, in a modification to the resinencapsulated semiconductor device of the second embodiment, an opening 233C is formed on the tip of each terminal column 233 as in the modification to the first embodiment. The opening is protruded externally from the encapsulating resin 240 such that the tip having the opening serves as the terminal 233A.

A resin-encapsulated semiconductor device in accordance with a third embodiment will now be described. Fig. 4a is a cross-sectional view of a resin-encapsulated semiconductor device in accordance with a third embodiment, and Fig. 4b is a cross-sectional view of an inner lead

10

15

20

25

taken along the line A5-A6 of Fig. 4a. Also, Fig. 4c(I) is a cross-sectional view of a terminal column taken along the line B5-B6 of Fig. 4a. In Fig. 4, a reference numeral 300 depicts a resin-encapsulated semiconductor device, 310 a semiconductor device, 311 pads, 330 a lead frame, 331 inner leads, 331Aa a first surface, 331Ab a second surface, 331Ac a third surface, 331Ad a fourth surface, 333 terminal columns, 333A terminal portions, 333B sides, 335 a die pad, 340 a encapsulating resin, and 360 a reinforcing resin. first Unlike the or second embodiment above, semiconductor device 300 in accordance with this third embodiment includes bumps 311. The bumps 311 are mounted fixedly on the inner leads 330 and electrically connect the semiconductor chip 310 and the inner leads 331 together. Similarly to the first or second embodiment, electrical connection of the semiconductor device to an external circuit is achieved by mounting the semiconductor device on a printed substrate by terminal portions 333A made of a semi-spherical solder and arranged on the tips of the terminal columns.

Similarly to the lead frame used in the first or second embodiment, the lead frame 330 used in the second embodiment is made of 42% nickel-iron alloy. However, the lead frame 330 is shaped to have the tips 331A of the inner leads having a thickness thinner than that of the terminal

10

15

20

25

columns, as shown in Figs. 6a and 6b. The terminal columns 333 are equal to the lead frame blank in thickness. The tips 331A of the inner leads are 40 \pm m thick, and the remaining portions other than the tips 331A of the inner leads are 0.15 mm thick, such that the lead frame has a strength sufficient to withstand the subsequent processes. The inner leads are arranged at a pitch of 0.12 mm, thereby meeting a demand for the increased terminal number of the semiconductor device. The second surface 331Ab of each inner lead 331A is flat, such that is easy to wire-bond. The third and fourth surfaces 331Ac and 331Ad also have a concave shape depressed toward the inside of the inner lead. This structure exhibits a high strength even though the second face (wire bonding surface) is narrow. Moreover, the fabrication of the resin-encapsulated semiconductor device of the second embodiment is carried out accordance with substantially the same process as that of the first embodiment, except that the semiconductor chip is mounted fixedly on the die pad, followed by encapsulation with the encapsulating resin.

For example, in a modification to the resinencapsulated semiconductor device of the third embodiment, an opening 333C is formed on the tip of each terminal column 333 as in the modification to the first embodiment as shown in Fig. 2. The opening is protruded externally

from the encapsulating resin 340A such that the tip having the opening serves as the terminal 333A.

[EFFECTS OF THE INVENTION]

5 The present invention provides a resin-encapsulated semiconductor device employing the above-mentioned lead frame, which is capable of meeting a demand for the increased terminal number and is excellent in mounting efficiency. Furthermore, the resin-encapsulated 10 semiconductor device in accordance with this invention does not require a process of cutting or bending the dam bars as in the case of using a lead frame having outer leads as shown in Fig. 11b. As a result of this, the resinencapsulated semiconductor device does not have a problem 15 in that the outer leads are bent, or a problem associated with coplanarity. In addition to these advantages, the resin-encapsulated semiconductor device has a shortened interconnection length as compared to the QTP or the BGA, whereby the semiconductor device can be reduced in a 20 parasitic capacity, and shortened in a transfer delay time.